AI 三層蛋糕

定義

AI 三層蛋糕是來源主張中台積電視角下的 AI 晶片技術堆疊，將 AI accelerator 的物理 scaling 問題拆成三層：

光學傳輸層：矽光子 / CPO / 光學網路，解決 chip-to-chip / cluster interconnect
3D異質整合層：CoWoS / SoIC / TSV / HBM 整合，解決 memory bandwidth 與封裝限制
運算層：先進製程 / Nanosheet / GPU / XPU / AI accelerator，解決 transistor density 與算力效率

與 AI 五層蛋糕的關係

AI五層蛋糕 是資料中心到應用的宏觀 stack；AI 三層蛋糕則把五層中的「晶片層」進一步拆開，說明為何單靠先進製程已不足以支撐 AI scaling，還需要 先進封裝 與 矽光子。

投資含義

• 運算層受益者：NVIDIA、Advanced Micro Devices、Broadcom、Taiwan Semiconductor Manufacturing Company。
• 3D 異質整合層受益者：Taiwan Semiconductor Manufacturing Company、Amkor Technology、Applied Materials、Lam Research、Intel。
• 光學傳輸層受益者：Coherent Corp、Lumentum Holdings、Ciena Corporation、Broadcom、NVIDIA。

主要張力

先進製程、先進封裝與光互連三者互補但節奏不同。若任一層成熟度不足，AI accelerator 的系統性能、功耗或可擴展性都會受限。

提出背景與動機補充

新來源進一步主張 張曉強 於 2026-05-14 台灣技術論壇提出 AI 三層蛋糕，目的在於回應 Jensen Huang 的 AI五層蛋糕，並把「晶片層」拆成更可操作的製造與物理瓶頸地圖。新增重點是 Token Economics Flywheel：AI 從訓練轉向推論後，token 生產若創造收入與生產力，會反向拉動 compute、3D integration 與 photonics 三層投資。

COUPE 作為第三層核心技術

新來源明確把 COUPE 放入 AI 三層蛋糕第三層「光學傳輸層」，並把它描述為繼 CoWoS 後可能被市場記住的關鍵字。這強化三層蛋糕的投資含義：compute 與 3D integration 之外，光互連 / optical I/O 可能成為下一個 AI hardware bottleneck 與供應鏈焦點。

CoWoS 與 COUPE 的層級差異

新來源提供初學者版分工：CoWoS 位於第二層 3D Integration，負責封裝內的 HBM/compute 電性整合；COUPE 位於第三層 Photonics，負責資料中心級 optical interconnect。兩者共同支撐 AI 從萬卡走向百萬卡規模的來源主張仍需核驗。

三層不是替代而是放大器

新來源修正過度簡化：第一層 Compute 並非停止，而是在 High-NA EUV 成本、既有 EUV 足夠、電晶體微縮接近物理/經濟限制下更謹慎推進；第二層 CoWoS / 3DFabric 與第三層 COUPE / photonics 是系統效能放大器。三層關係是「先進製程提供 die，封裝與 HBM 放大 package-level performance，光互連放大 cluster-level scaling」。

利潤貢獻視角

新來源新增財務視角：三層技術上互補，但目前利潤貢獻不平均。來源主張第一層 Compute / 先進製程仍是最大利潤池；第二層 CoWoS 是高毛利、高成長的 mix shift；第三層 COUPE 是長期選擇權，短期收入/利潤近乎可忽略。

成長率視角

新來源將三層用 CAGR / 成長率比較：第二層 CoWoS/先進封裝可能是近期最快成長層；第一層先進製程基數最大且仍高速擴張；第三層 COUPE/CPO 目前用市場 CAGR proxy，台積電 COUPE-specific CAGR 仍未確認。