CoWoS 與 COUPE 技術比較

核心結論

CoWoS 與 COUPE 是來源主張中台積電 AI hardware platform 的兩個互補環節：

• CoWoS：解決 AI accelerator 封裝內部的電性互連與 memory wall，讓運算晶片、chiplet 與 HBM 在同一大型封裝內高頻寬連接。
• COUPE：解決 AI cluster / data center 層級的 optical interconnect wall，讓封裝、switch 或系統間以光訊號降低功耗與延遲。

簡化地說：

CoWoS = 封裝內部的電性整合
COUPE = 封裝/系統之間的光學互聯

比較框架

• 技術層級

  • CoWoS：AI三層蛋糕 第二層，3D Integration / advanced packaging。
  • COUPE：AI 三層蛋糕第三層，Photonics / optical I/O。

• 核心原理

  • CoWoS：透過 silicon interposer、RDL 或混合架構，把多顆 die / HBM 以高密度電性互連排在同一封裝內。
  • COUPE：透過 SoIC-X、EIC/PIC、hybrid bonding 與 micro ring modulator，把電子訊號轉為光訊號。

• 主要瓶頸

  • CoWoS：memory bandwidth、die-to-HBM 距離、封裝面積、熱管理與良率。
  • COUPE：cluster-scale bandwidth、銅線功耗、延遲、光電轉換效率、CPO 標準與可靠性。

• 商業成熟度

  • CoWoS：來源描述為已成熟量產與 AI 晶片主流封裝平台。
  • COUPE：來源描述為 2026 年進入量產，但需以正式公告、產品規格與客戶採用核驗。

COUPE on CoWoS 的含義

來源提出「COUPE on CoWoS」：把 photonic engine 整合進 CoWoS 封裝，使 optical I/O 更靠近 XPU 或 switch ASIC。若成立，其意義是：

1. CoWoS 從 HBM + accelerator 封裝進一步變成 optical-ready package。
2. COUPE 從獨立 photonic engine 變成高階封裝的一部分。
3. 台積電可把先進製程、先進封裝與矽光子整合成更完整的 AI platform。

投資與產業含義

• CoWoS 代表當前 AI hardware supply chain 的「產能瓶頸」與台積電先進封裝收入動能。
• COUPE 代表下一階段「銅退光進」與 CPO / silicon photonics 的潛在新市場。
• 兩者若成功整合，將強化 Taiwan Semiconductor Manufacturing Company 在 AI 晶片製造、封裝與 interconnect 的平台地位。
• 但此來源未附 citation，所有效能倍數、量產時程與客戶採用都應待核驗。

需要觀察的證據

• 台積電是否正式使用「COUPE on CoWoS」。
• CoWoS-S/R/L、5.5x reticle、14x roadmap 與 98% yield 的官方口徑。
• COUPE 的 200Gbps MRM、0.1 pJ/bit、40%/170%、10x/95% 指標。
• NVIDIA / Broadcom 是否正式把 COUPE-based CPO 用於 switch 或 GPU interconnect。
• CoWoS 與 COUPE 是否在同一收入分類或不同業務模式中 monetized。

加入 HBM 堆疊分工

新來源在 CoWoS vs COUPE 比較之外補上 HBM堆疊：CoWoS 解決 accelerator + HBM stack 的 package-level integration，COUPE 解決 package/system 之間的 optical interconnect；HBM stack 則是 CoWoS 內被整合的記憶體元件。

利潤貢獻差異

新來源補充 CoWoS 與 COUPE 的財務階段差異：CoWoS 已是台積電高毛利成長引擎，COUPE 目前仍偏初期量產與長期選擇權。

CAGR 與階段差異

新來源補充 CoWoS 與 COUPE 的成長階段差異：CoWoS 有來源主張的台積電產能 CAGR；COUPE 目前多以 CPO 市場 CAGR proxy，evidence quality 較弱。